Différences
Ci-dessous, les différences entre deux révisions de la page.
| Les deux révisions précédentes Révision précédente Prochaine révision | Révision précédente | ||
|
ubuntu_mips [Le 31/08/2022, 23:35] moths-art Passage de http à https sur les liens externes (détecté et corrigé via le bot wiki-corrector (https://forum.ubuntu-fr.org/viewtopic.php?id=2067892) |
ubuntu_mips [Le 11/09/2022, 11:39] (Version actuelle) moths-art Suppression des espaces en fin de ligne (détecté et corrigé via le bot wiki-corrector (https://forum.ubuntu-fr.org/viewtopic.php?id=2067892) |
||
|---|---|---|---|
| Ligne 13: | Ligne 13: | ||
| En 1981, une équipe dirigée par John L. Hennessy à l'Université Stanford a commencé à travailler sur ce qui allait devenir le premier processeur MIPS. Le concept de base était d'augmenter les performances grâce à l'utilisation des pipelines instruction profonde. Pipeline comme une technique de base était bien connue avant (voir IBM 801 par exemple), mais non développés dans son plein potentiel. CPU sont construits à partir d'un certain nombre de sous-unités dédiées tels que les décodeurs instruction, UMM (calcul en entiers et la logique), la charge / unités magasin (gestion de la mémoire), et ainsi de suite. Dans une conception traditionnelle de non-optimisé, une instruction particulière dans une séquence de programme doit être (presque) terminée avant la prochaine peut être émis pour l'exécution; dans une architecture pipeline, les instructions successives peuvent se chevauchent au lieu de l'exécution. Par exemple, à la fois un enseignement des mathématiques est introduit dans l'unité de virgule flottante, l'unité de chargement / stockage peut aller chercher la prochaine instruction. | En 1981, une équipe dirigée par John L. Hennessy à l'Université Stanford a commencé à travailler sur ce qui allait devenir le premier processeur MIPS. Le concept de base était d'augmenter les performances grâce à l'utilisation des pipelines instruction profonde. Pipeline comme une technique de base était bien connue avant (voir IBM 801 par exemple), mais non développés dans son plein potentiel. CPU sont construits à partir d'un certain nombre de sous-unités dédiées tels que les décodeurs instruction, UMM (calcul en entiers et la logique), la charge / unités magasin (gestion de la mémoire), et ainsi de suite. Dans une conception traditionnelle de non-optimisé, une instruction particulière dans une séquence de programme doit être (presque) terminée avant la prochaine peut être émis pour l'exécution; dans une architecture pipeline, les instructions successives peuvent se chevauchent au lieu de l'exécution. Par exemple, à la fois un enseignement des mathématiques est introduit dans l'unité de virgule flottante, l'unité de chargement / stockage peut aller chercher la prochaine instruction. | ||
| - | Depuis ce temps, le paradigme MIPS a été TRÈS influents, et presque chaque famille de processeur moderne fait un usage des concepts issus de la recherche originale. | + | Depuis ce temps, le paradigme MIPS a été TRÈS influents, et presque chaque famille de processeur moderne fait un usage des concepts issus de la recherche originale. |
| Est ce que le RISC / MIPS s'avérera au final plus puissant que l'X86 ? | Est ce que le RISC / MIPS s'avérera au final plus puissant que l'X86 ? | ||
| - | Parmi les processeurs mips attendu : | + | Parmi les processeurs mips attendu : |
| * Le processeur chinois [[https://en.wikipedia.org/wiki/Loongson|loogson]] (mips) basse consommation et performant. [[http://nextbigfuture.com/2010/08/china-will-make-godson-3b-128-gigaflop.html|Les prochaines versions du processeurs sont pour bientôt]] et sont **TRÈS puissant, économe en watt, et économique**.( 128 gigaflops a 8 cœurs, et 256 a 16 cœurs) | * Le processeur chinois [[https://en.wikipedia.org/wiki/Loongson|loogson]] (mips) basse consommation et performant. [[http://nextbigfuture.com/2010/08/china-will-make-godson-3b-128-gigaflop.html|Les prochaines versions du processeurs sont pour bientôt]] et sont **TRÈS puissant, économe en watt, et économique**.( 128 gigaflops a 8 cœurs, et 256 a 16 cœurs) | ||
| * [[http://hackable-devices.org/products/product/lemote-yeeloong-8101b/|Lemote Yeeloong 8101B]] : qui est [[http://stallman.org/stallman-computing.html|utilisé par r. stallman]])) | * [[http://hackable-devices.org/products/product/lemote-yeeloong-8101b/|Lemote Yeeloong 8101B]] : qui est [[http://stallman.org/stallman-computing.html|utilisé par r. stallman]])) | ||